Toshkent axborot texnologiyalari universiteti
Shinaga ulanadigan kiritish-chiqarish interfeysi uskunasini yaratish
Download 414.08 Kb.
|
“Ochiq kodli operatsion tizim xavfsizligi” fanidan “Axborot xavf, 13253654658, 1715935425, 6-amaliyot
| Shinaga ulanadigan kiritish-chiqarish interfeysi uskunasini yaratish
K/Ch qurilma interfeyslari odatda shinaga ulanadi. K/Ch qurilmalari interfeysi uchun ishlatiladigan asosiy qurilish bloki k/ch portidir (k/ch registri deb ham ataladi). Kirish/kirish porti shina yordamida tashqi ma'lumotlarni qurilmadan protsessorga yuboradi. Kirish/chiqish porti ma'lumotlarni protsessordan tashqi qurilmaga uzatadi. Har bir k/ch qurilmasi o'ziga xos tayinlangan manzilga ega va avtobusdagi manzilni tekshiradigan mantiqiy manzil dekoder sxemasiga ega. Birinchidan, manzil qiymati yuboriladi, shunda manzil dekoderining sxemasi avtobus boshqaruv liniyalari sxemani faollashtirishdan oldin barqaror haqiqiy chiqishga ega bo'ladi. Kirish/kirish porti interfeysi apparati shinadagi manzilini dekodlaganda va shinani o'qish jarayoni sodir bo'lganda, u o'z ma'lumotlarining qiymatini shinaga, shu jumladan shinani boshqarish uchun uch holatli drayverlarga joylashtiradi ma'lumotlar. Uchta holatdan foydalanish kerak, chunki bir nechta qurilmalar ma'lumotlar avtobusini almashishi va boshqarishi mumkin (faqat o'z navbatida). k/ch port kengaytirgichlari kabi shinaga ulanish uchun yaratilgan integral mikrosxemalar ma'lumotlar avtobusi interfeysi uchun zarur bo'lgan uchta holat drayverlari va registrlarni o'z ichiga oladi. Ba'zi shinalar (ya'ni PCI) bitta avtobus yordamida manzil va ma'lumotlar ma'lumotlarini vaqt bo'yicha multiplekslaydi va manzil qiymatlarini registrda saqlashi kerak bo'ladi Ba'zi shinalar hali ham ko'ngillik bilan ishlovchi o'rtacha yoki yashirin stavkali muxlis logika po'rtlari sifatida eskirak alternativni ishlatishadi. Masalan, PS/2 maus va klaviatura shu turga masalaning bir nechtasini namoyon ko'rinishi. Bunday turga shinalarda muxlis logika po'rtining xususiy logika muxlisining faqat pastlik xabarini boshqarishi mumkin, va faqat bittasi tizimdan past darajada (va hozirda standart logikaga qaraganda chet elon etilganida tezlashadi) yuqori holatga o'tkazadi. Ushbu turga shina bog'lanishiga ba'zan to'siq-VA yoki to'siq-YORI bog'lanish deyiladi. Ushbu turga chiqishda shina konflikti bo'lmaydi, yani ikkala qurilmadan shina nomi xil ma'nolarni yuborishga urinishi mumkin. Ikki standart chiqish muxlisining to'siqiy holatda (ya'ni, biri yuqori va boshqasi past), umumiy alam liniyasi bilan bog'langan paytda o'rta muxlis darajali holat va yuqori iloji sinyali shart holatini yaratadi. Chiqish porti V/B ma'lumotlarni protsessordan qurilma V/B ga shina orqali yuboradi. Chiqish porti interfeysining qurilmasi chiqish portining manzilini shina bo'ylab dekod qilishi va V/B shinasiga yozish operatsiyasi amalga oshirilishi bo'lgan paytda, u V/B chiqish ma'lumotlarini chiqish portining ro'yxatiga o'tkazadi. Chiqish ma'lumotlarining ro'yxati faqat shina bo'yicha qo'lda bo'lishi kerak, chunki u shinda faqat bir necha sinxronizatsiya sikllari mobaynida mavjud bo'ladi. Real jadvaliy sxemalar ko'rsatilganlardan bir qancha murakkabroq, chunki ba'zi holatlarda holat signalari past darajadagi shina haqida faol bo'lishi mumkin va ma'lumotlar joyni shu paytda saqlash uchun shina yozuviga uzatilishi kerak (boshida emas), ma'lumotlar ma'lum bo'lishi va kiritilgan. Sinchronizatsiyani asoslangan kirishni AND ventili orqali o'tkazish o'rniga, sinchronizatsiyani qo'llab-quvvatlovchi (yoki yuk) kirishlariga ega ro'yxat ishonchliroq sinchronizatsiya fasezlanishini va trigerrdagi metallastik holatlarning mumkin bo'lgan muammolarni minimallashtiradi (agar AND ventilining chiqishida qo'shimcha muammo paydo bo'lsa, trigerr boshqa "hayoliy" sinchronizatsiya signalini noqonuniy vaqtda ko'radi). Ushbu usul bilan, V/B yozuvi sinchronizatsiya signalining ko'rinishi sifatida bajariladi, va dekoder chiqishini to'xtatish vositasi sifatida xizmat qiladi. ISA shinasida, lojika shina signalini AEN=0 qilib tekshirishi kerak, shuningdek, qurilma xato holatlarida kimdir bir necha ISA shina holatlari (DMA to'g'risida) uchun javob bermasligini ta'minlash uchun. Ba'zi ichki qurilmalar o'zlariga xos maxsus V/B qurilmalarini talab qilishi mumkin. Mavjud variantlar bir nechidir. Vental sozlash darajasidagi sxemalar rasmlash emas, balki, mikroshemalar ta'minotchilari va ichki tizimlarni ishlab chiqaruvchilar odatda CAD vositalari yordamida HDL tilini (masalan, VHDL yoki Verilog) ishlatib, V/B qurilmasini loyihalashadi. VHDL Pascal yoki ADA ga o'xshash sintaksisga ega, va Verilog C ga o'xshash. Keyin, HDL modeli sintezlanadi va aloqa ro'yxati tuziladi. Aloqa ro'yxati - ushbu sxemaning matnli tasviri. Avtomatlashtirilgan CAD vositalari aloqa ro'yxatidan foydalanib, qurilma uskunalarni maxsus VLSI, Application Specific Integrated Circuit (ASIC), yoki Field Programmable Logic Array (FPGA) qurilmasida joylashish uchun ishlatiladi. Boshlang'ich sozlash va maskalash uchun narxlar VLSI va ASIC maxsus qurilmalar uchun juda yuqori va, baland yaratish xarajatlari qoplangan, sotish hajmi katta bo'lishi kerak. FPGA kichik hajmdagi ishlab chiqarish uchun ko'plikda moslashtiriladi, lekin ular kuch tushishi va tez ishlaydigan. HDL asosidagi qurilmalardan V/B qurilmalari misolini ko'rsatib, oldingi ISA kiritish va chiqarish portlarining qurilishini VHDL ga aylantiramiz. Oldingi manbalarda ko'rsatilgan manzillar dekoderi, VHDL-da tenglikni tekshirishni talab qiladi. ISA shinasida AEN=1, qurilishlarda operatsiyalarni ko'rsatadi. Har bir o'zgaruvchining qancha bitga ega bo'lishi, VHDL-da ular e'lon qilinishida aniqlanadi. Quyidagi kodi portlar uchun manzil dekoderini yaratadi: VHDLda chiqishga "Z" qiymatini belgilash uch holatli chiqishni bildiradi 8-bitli ma'lumotlar shinasiga ulanish uchun uch holatli buferlar va ularning 8-bitli kirish porti uchun tegishli boshqaruv mantig'i quyidagi usullar yordamida yaratilishi mumkin: VHDL registrlari soat signalining o'tishini sezish jarayonini talab qiladi. Registrlar D flip-floplar yordamida yaratiladi. Quyidagi kod 2.7-rasmda ko'rsatilganidek, 8 bitli chiqish portini yaratadi: VHDL kabi HDL tilidan foydalanish, loyihachilar uchun qurilmalarini ishlab chiqarishni ko'proq samarali qiladi, shuningdek, dasturlash muhandislari uchun yuqori darajada foydalanish mumkin. В/В portlari odatda 8, 16 yoki 32 bitlik bo'ladi. Ko'pchilik qurilmalar odatda ma'lumotlarni o'tkazish uchun birinchi В/В portni va ma'lumot qatorlari, stavka liniyalar va boshqaruv signalari uchun qo'shimcha В/В portni o'z ichiga olgan ikkinchi В/В portni o'z ichiga oladi. Ko'pchilik ichki kompyuter doskalarida, foydalanuvchilar o'zlarining xususiy В/В qurilmalarini qo'shishlari bo'yicha GPIO (umumiy maqsadli В/В) deb nomlangan qo'shimcha В/В portlarini taqdim etadi. Boshqa birinchi tur mikroprotsessordagi boshqa shinalar ham o'xshash. Kompyuterda mavjud boshqa qurilmalar interfeyslari, hali ham ISA dan olinganlar, chunki ular asosan uni o'z ichiga olgan. ISA shina sikli misollarda bir ma'lumot qiymatini uzatish uchun kamida 5-6 ta ISA shina sikli talab qilinadi. Protsessorlar va xotira tezroq bo'lib ketganda, ISA shinasining yo'li cheklangan faktor bo'ldi. Avval xotira, tezroq aloqador Protsessor/Xotira shinasiga ko'chirildi. Lekin, yuqori tezlikdagi tarmoq interfeysi va grafika doskalari hali ham ISA shinasida mavjud bo'lgan bandwithdan ko'proq bandwith talab qilishdi. Bu, PC lar va ichki tizimlar uchun yangi, tezroq ikkinchi tur shina o'rtasida olib kelgan. Ikkinchi avlod mikroprotsessor shinalariga misol Download 414.08 Kb. Share with your friends:
|